(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-229132

(43)公開日 平成10年(1998) 8月25日

(51) Int.Cl.*	
H01L	21/8234

FI H01L 27/08

102F

27/088

27/04

H

27/04 21/822

審査請求 未請求 請求項の数10 OL (全 9 頁)

(21)出願番号

特願平9-29328

(71)出顧人 000003078

株式会社東芝

(22)出顧日

平成9年(1997)2月13日

識別記号

神奈川県川崎市幸区堀川町72番地

(72)発明者 猪 俣 辰 也

大分県大分市大字松岡3500番地 株式会社

東芝大分工場内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 静電保護回路及びこれを含む半導体集積回路

(57)【要約】

【課題】 高い信頼性とサージ吸収能力を有し、静電放電に対し迅速に起動する静電保護回路を含む半導体集積回路を提供する。

【解決手段】 基板上に形成されたpウェル81の表面に高電圧側端子95へ接続されたソース83と、低電圧側端子96に接続されたゲート84及びドレイン82からなるnMOS90を設け、pウェル81を高電圧側端子95へはキャパシタ10を介して、また、低電圧側端子96へは高抵抗20を介して接続し、キャパシタ10がサージ電圧の立ち上がり・立ち下がりの微分成分でpウェル81のドレイン82に対する相対的な電位を上昇させることにより、pウェル81とドレイン82とで構成される寄生ダイオードに順方向電流50が流れ、この順方向電流50がソース83、pウェル81及びドレイン82で構成される寄生NPNバイポーラトランジスタ30のベース電流となり、該トランジスタをONさせ、サージ電流55を流す。



1

【特許請求の範囲】

【請求項1】第1導電型の半導体領域の表面に形成さ れ、高電圧側端子に接続された第2導電型の第1の不純 物拡散領域、前記第1の不純物拡散領域とチャネル幅分 隔離して形成され、低電圧側端子に接続された第2導電 型の第2の不純物拡散領域、及び前記チャネル上に酸化 膜を介して形成されたゲートとで構成される第1のMO SFETŁ

前記高電圧側端子と前記第1導電型の半導体領域との間 に接続されたキャパシタと、

前記低電圧側端子と前記第1導電型の半導体領域との間 に接続された抵抗とを備えた静電保護回路。

【請求項2】前記第1導電型の半導体領域と前記第1の 不純物拡散領域と前記第2の不純物拡散領域とは、前記 第1導電型の半導体領域がベース、前記第1の不純物拡 散領域がコレクタ、前記第2の不純物拡散領域がエミッ タでなる寄生バイボーラトランジスタを構成することを 特徴とする請求項1に記載の静電保護回路。

【請求項3】平常時は前記抵抗が前記第1導電型の半導 体領域の電位の変動を防止し、高電圧印加時は、前記キ 20 ャパシタが前記第1導電型の半導体領域内の電位差の変 動を抑止することにより、前記第1のMOSFETのソ ース及びドレイン間でパンチスルー電流が流れる前に、 前記寄生バイポーラトランジスタのベース電流を発生さ せ、前記寄生バイポーラトランジスタをONさせてサー ジ電流を前記高電圧が印加された端子と反対極の端子に 述がすことにより他の集積回路を正負の過剰電圧から保 護することを特徴とする請求項1または2に記載の静電 保護回路。

成された第1導電型の高濃度不純物拡散領域を介して前 記キャパシタ及び前記抵抗と接続されていることを特徴 とする請求項1ないし3のいずれかに記載の静電保護回 路。

【請求項5】前記抵抗は、不純物をドープしたポリシリ コン層でなることを特徴とする請求項1ないし4のいず れかに記載の静電保護回路。

【請求項6】前記抵抗は、不純物を拡散した拡散層でな ることを特徴とする請求項1ないし4のいずれかに記載 の静電保護回路。

【請求項7】前記キャパシタは、前記第1導電型の半導 体領域上に形成された第2導電型チャネルを有する第2 のMOSFETでなることを特徴とする請求項1ないし 6のいずれかに記載の静電保護回路。

【請求項8】前記第1導電型の半導体領域は、第2導電 型の半導体基板の表面に形成されたウェルであることを 特徴とする請求項1ないし7のいずれかに記載の静電保 護回路。

【請求項9】請求項1ないし8のいずれかに記載の静電 保護回路と、

前記静電保護回路により保護されるモノリシック集積回 路を同一基板上に形成した半導体集積回路。

【請求項10】前記モノリシック集積回路は、電源電圧 側端子が前記高電圧側端子に接続され、接地側端子が前 記低電圧側端子に接続されたCMOS回路であることを 特徴とする請求項9に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路及びその 10 保護回路に関し、特に静電気等による正・負の過剰電圧 から半導体装置を保護するための静電保護回路を備えた 半導体集積回路に関する。

[0002]

【従来の技術】従来から、半導体集積回路には、静電放 電 (ESD: Electro Static Discharge) による静 電破壊から回路装置を保護するための静電保護回路が搭 載されている。しかし、近年の半導体装置の集積度の累 進的高度化は、素子の微細化を促進し、半導体集積回路 の静電破壊耐量の一層の低下を招いたため、静電保護回 路の高精度化は、半導体装置の信頼性を維持するために もますます重要視されている。

【0003】従来、NチャネルMOSFET (Metal Oxide Semiconductor Field Effect Transisto r) を使用した静電保護回路には、いわゆるパンチスル 一利用型とNチャネルMOSFET動作利用型等の技術 があった。以下、これらの技術を図8ないし図12を参 照しながら紹介する。 なお、以下の各図において、図8 に対応する部分には同一の符号を付す。

【0004】図8はパンチスルー利用型の静電保護回路 【請求項4】前記第1導電型の半導体領域は、表面に形 30 を搭載した半導体集積回路の1例の部分断面図である。 【0005】図8に示すように、n型半導体基板80の 表面部にp型のウェル81が形成されている。このp型 のウェル81の表面に高濃度のn型不純物拡散領域8 2、83が形成され、これらn型不純物拡散領域82、 83の間のpウェル81の上部に酸化膜を介してポリシ リコン膜ゲート84が形成されている。即ち、不純物拡 散領域82、83及びポリシリコン膜ゲート84は、N チャネルMOSFET(以下、単にnMOSという。) 90を構成する。また、pウェル81の周辺部には、高 40 濃度のアクセプタイオンをドープしたp⁺不純物拡散領 域85、85が形成されており、ウェルコンタクトにお けるオーミック抵抗が下げられている。

> 【0006】nMOS90のソース83は高電圧側端子 95へ接続され、ゲート84とドレイン82は、p+拡 散領域85、85との結線94を介して低電圧側端子9 6に接続されている。図9は、図8に示す回路の等価回 路を示したものであり、ゲート、ドレイン及び基板の各 端子が接続された構成となっている。

【0007】次に、このパンチスルー利用型静電保護回 50 路の動作について説明する。

3

【0008】通常の動作環境では、nMOS90は、O FFの状態となっている。 静電放電が発生した場合は、 端子95に正のサージ電圧が、または、端子96に負の サージ電圧が印加される。端子95に正のサージ電圧が 印加された場合の電圧の状態を図10(a)に、端子9 6に負のサージ電圧が印加された場合の電圧の状態を図 10(b)に示す。

【0009】図10に示すように、端子95及び96の 間の電位差Vgがパンチスルー電圧Vp1またはVp2を 超えたとき、ソース83とドレイン82の間にパンチス 10 ルーが発生し、パンチスルー電流91によりサージを逃 がす。

【0010】しかしながら、パンチスルーは電位差Vg が大きくなってから発生する現象であるため、サージを 逃がし始めるタイミングが遅いのに加え、パンチスルー 電圧Vp1またはVp2自体の絶対値が大きいので、半 導体集積回路内の他の内部回路に負担をかけ、素子の劣 化を促進し、ひいては破壊不良を引き起こすおそれがあ る。

【0011】このようなパンチスルー利用型静電保護回 20 路の欠点を解決するために開発されたのが、図11に示

【0012】図11において、n型半導体基板上に形成 されたpウェル、nMOS及びP+拡散層は図8と同一 なので、同一部分には同一の参照番号を付してその説明 は省略する。

【0013】ソース83は高電圧側端子95に接続さ れ、pウェル81は低電圧側端子96に接続されてお り、この点もパンチスルー利用型と同様である。

の結線にあり、低電圧側端子96へは高抵抗98を介し て、また、高電圧側端子95へはキャパシタ97を介し てそれぞれ接続されている。 図12は図11に示す回路 の等価回路図である。

【0015】このnMOS動作利用型静電保護回路の動 作は、以下の通りである。

【0016】通常の動作環境では、高抵抗98により、 ゲート84がプルダウンされているため、nMOS90 は、OFFの状態となっている。静電放電が発生し、端 子95に正のサージ電圧が、または、端子96に負のサ 40 ージ電圧が印加されたときは、キャパシタ97に電荷が 蓄積され、この蓄積電荷によりゲート84とpウェル8 1との間に電位差が生じ、nMOS90がONとなり、 ON電流99によりサージを逃がす。

[0017]

【発明が解決しようとする課題】このnMOS動作利用 型は、サージ電圧の立ち上がり成分、即ち、微分成分を 利用しているため、動作タイミングが早いので、この点 でパンチスルー利用型の欠点を解決している。

【0018】しかしながら、印加されるサージ電圧は、

一般に電位差が大きいので、ドレイン82の近傍でゲー ト84-ドレイン82間の電位差が小さくなって誘起電 荷が減少し、チャネル67が消滅するという、ピンチオ フ現象を招く。このため、nMOS90のサージ吸収能 力が奪われ、他の内部回路に負担がかかり、素子の劣化 を早め、ひいては破壊不良を招くこととなる。さらに、 ピンチオフ時に流れる大電流は、ホットエレクトロンを 発生させ、ゲート84の下のゲート酸化膜中に一部の電 ... 子が捕獲され、しきい値電圧Vrの変動により保護回路 自体の誤動作を招く。

【0019】以上説明したとおり、従来の技術では、十 分なサージ吸収能力が得られず、他の回路素子の劣化・ 破壊不良を招く一方、保護回路自体の信頼性も問題が生 ずるという欠点があった。

【0020】本発明は上記事情に鑑みなされたものであ り、その目的は静電放電に対し高いサージ吸収能力を有 し、かつ、信頼性の高い静電保護回路及びこれを備えた 半導体集積回路を提供することにある。

[0021]

【課題を解決するための手段】本発明は、以下の手段に より上記課題の解決を図るものである。

【0022】即ち、本発明(請求項1)は、第1導電型 の半導体領域の表面に形成され、高電圧側端子に接続さ れた第2導電型の第1の不純物拡散領域、前記第1の不 純物拡散領域とチャネル幅分隔離して形成され、低電圧 側端子に接続された第2導電型の第2の不純物拡散領 域、及び前記チャネル上に酸化膜を介して形成されたゲ ートとで構成される第1のMOSFETと、前記高電圧 側端子と前記第1導電型の半導体領域との間に接続され 【0014】nMOS動作利用型の特徴点はゲート84 30 たキャパシタと、前記低電圧側端子と前記第1導電型の 半導体領域との間に接続された抵抗とを備えた静電保護 回路を提供する。

> 【0023】前記静電保護回路は、前記第1導電型の半 導体領域と前記第1の不純物拡散領域と前記第2の不純 物拡散領域とは、前記第1導電型の半導体領域がベー ス、前記第1の不純物拡散領域がコレクタ、前記第2の 不純物拡散領域がエミッタでなる寄生バイポーラトラン ジスタを備えることが望ましい。

> 【0024】前記静電保護回路は、平常時は前記抵抗が 前記第1導電型の半導体領域の電位の変動を防止し、高 電圧印加時は、前記キャパシタが前記第1導電型の半導 体領域内の電位差の変動を抑止することにより、前記第 1のMOSFETのソース及びドレイン間でパンチスル ー電流が流れる前に、前記寄生バイポーラトランジスタ のベース電流を発生させ、前記寄生バイポーラトランジ スタをONさせてサージ電流を前記高電圧が印加された 端子と反対極の端子に逃がすことにより他の集積回路を 正負の過剰電圧から保護する。

【0025】また、前記第1導電型の半導体領域は、表 50 面に形成された第1導電型の高濃度不純物拡散領域を介

して前記キャパシタ及び前記抵抗と接続されていること が望ましい。

【0026】また、前記抵抗は、不純物をドープしたポ リシリコン層でなることが望ましい。

【0027】また、前記抵抗は、不純物を拡散した拡散 層でなる拡散抵抗であってもよい。

【0028】また、前記キャパシタは、前記第1導電型 の半導体領域上に形成された第2導電型チャネルを有す る第2のMOSFETでなることが望ましい。

【0029】また、前記第1導電型の半導体領域は、第 10 2導電型の半導体基板の表面に形成されたウェルであっ

【0030】また、本発明(請求項9)は、前記静電保 護回路と、前記静電保護回路により保護されるモノリシ ック集積回路を同一基板上に形成した半導体集積回路を 提供する。

【0031】前記モノリシック集積回路は、電源電圧側 端子が前記高電圧側端子に接続され、接地側端子が前記 低電圧側端子に接続されたCMOS回路であるとよい。 [0032]

【発明の実施の形態】先ず、本発明にかかる静電保護回 路の構成及び動作原理について図1から図3を参照して 説明する。

【0033】図1は、本発明にかかる静電保護回路の動 作原理を説明するための半導体集積回路の部分断面図で ある。

【0034】図1において、n型半導体基板80の表面 部に形成されたpウェル81、nMOS90及びP+拡 散層85、85は従来技術を説明するための図6と同一 は省略する。

【0035】ソース83は高電圧側端子95に接続さ れ、ゲート84及びドレイン82は低電圧側端子96に 接続されており、この点もパンチスルー利用型と同様で ある。

【0036】本発明にかかる静電保護回路の特徴は、p ウェル81が高電圧側端子95へはキャパシタ10を介 して、また、低電圧側端子96へは高抵抗20を介して 接続されている点にある。この静電保護回路の等価回路 の等価回路を図2(b)に示す。

【0037】この静電保護回路の動作は次の通りであ る。

【0038】通常の動作環境では、pウェル81が高抵 抗20によりプルダウンされているため、nMOS90 はOFFの状態となっている。

【0039】先ず、静電放電が発生し、高電圧側端子9 5に正のサージ電圧が印加された場合は、キャパシタ1 Oがあるため、pウェル81は、サージ電圧の立ち上が りの部分、即ち、微分成分で上昇する。この一方、pウ 50 【0045】さらに、この順方向電圧は、ソース83、

ェル81とドレイン82は、寄生ダイオードを構成して おり、サージ電圧の微分成分で上昇した電圧により、P →Nの順方向に電圧が印加され、順方向の電流50が流 れることとなる。

【0040】この順方向電流50は、ソース83、pウ ェル81及びドレイン82で構成される寄生NPNバイ ポーラトランジスタ30のベース電流となり、該トラン ジスタ30をONさせ、サージ電流55を流す。

【0041】即ち、図2(b)において、図1に示すn MOS90のソース83、pウェル81、nMOS90 のドレイン82は、それぞれ寄生NPNバイポーラトラ ンジスタ30のコレクタ、ベース、エミッタを構成して いる。高電圧側端子95に正のサージ電圧が印加される と、コレクターベース間に接続されたキャパシタ10に 電荷が蓄積され、この蓄積電荷により、pウェル81の 電位が上昇する。即ち、pウェル81の電位上昇は、図 3 (a) に示すように、サージ電圧自体でなく、その微 分成分に依存する。従って、nMOS90にパンチスル 一動作が発生するはるか以前にベース電流50が流れ、

寄生バイポーラトランジスタ30がONし、大きなサー ジ電流55が低電圧側端子96へ流れるので、非常に早 いタイミングで保護回路が起動する。さらに、サージ電 圧の微分成分が0となった後も、既に寄生バイポーラト ランジスタ30に電流経路ができているため、nMOS 90のパンチスルーにスムーズに移行するので、電流が 継続し、静電保護機能が維持される。

【0042】一方、平常動作環境においては、図1に示 す静電保護回路ではベースーエミッタ間に高抵抗20が 接続されているため、pウェル81がプルダウンされ、 なので、同一部分には同一の参照番号を付してその説明 30 電位の変動を防止する。このため、nMOS90のソー ス83-ドレイン82間のリーク電流の発生が阻止さ れ、寄生バイポーラトランジスタ30の動作が安定する ので、不用意にONすることを防止することができる。 なお、抵抗20は、ポリシリコン等で形成される高抵抗 であるため、キャパシタ10に対するpウェル81の電 位変動が妨げられることはない。

【0043】次に、静電放電により、低電圧側端子96 に負のサージ電圧が印加された場合は、ドレイン82の 電圧降下に伴い、pウェル81の電位が降下し始める を図2(a)に、また、後述する寄生トランジスタ30 40 が、キャパシタ10が高電圧側端子95との間に挿入さ れているため、pウェル81の電位降下は強く抑止され る。この結果、図3(b)に示すように、ドレイン82 とpウェル81との間でサージ電圧の立ち下がりの成 分、即ち、微分成分で電位差が発生する。

> 【0044】従って、前述の正のサージ電圧が印加され た場合と同様に、pウェル81と低電圧側端子96に接 続されたドレイン82とは、寄生ダイオードを構成して おり、P→Nの順方向に電圧が印加することとなり、順・ 方向電流50が流れる。

20

pウェル81及びドレイン82で構成される寄牛バイボ ーラトランジスタ30のベース電流となり、該トランジ スタをONさせ、サージ電流55を流す。さらに、サー ジ電圧の微分成分が0となった後も、前述の通り、既に できた電流経路により、nMOS90のパンチスルーに スムーズに移行するので、電流が推続し、静電保護機能 が維持される。

【0046】このように、負のサージ電圧に対しても、 ソース83とドレイン82との間に寄生バイポーラトラ ンジスタ30による電流経路ができ、大きなサージ電流 10 55を高速で逃がすことができる。

【0047】なお、このような寄生バイポーラトランジ スタは、従来技術でのパンチスルー利用型の静電保護回 路にも存在するが、パンチスルー利用型では、サージ電 圧が直接印加され、pウェル内の電位差が十分に大きく なるため、寄生バイポーラトランジスタのベース電流が 流れ始める前にパンチスルー動作が起こる。従って、寄 生トランジスタがONしないので、微分成分に依存する 本発明にかかる保護回路に比べ、動作タイミングが遅

【0048】一方、NチャネルMOSFET動作利用型 は、微分成分に依存する点では、本発明にかかる保護回 路と同様である。しかしながら、キャパシタの接続は、 nMOSのゲートーソースの間に行われているため、微 分成分による電位差の変動が発生するのは、ゲートとp ウェルとの間である。従って、微分成分に依存して流れ る電流は、nMOSのON電流であり、寄生トランジス タにベース電流は流れない。nMOSのサージ吸収能力 は、寄生トランジスタのサージ吸収能力に比べて劣るた め、NチャネルMOSFET動作利用型では、他の回路 30 の保護機能が不十分である。また、ホットエレクトロン 現象が起きるおそれがあるので、保護回路自体の信頼性 も問題になるのである。

【0049】これに対し、本発明にかかる静電保護回路 では、正・負いずれの場合も、サージ電圧の立ち上がり · 立ち下がりの微分成分でpウェル81のドレイン82 に対する相対的な電位を上昇させ、パンチスルーが発生 するはるか以前に、ソース83、pウェル81及びドレ イン82で構成される寄生バイポーラトランジスタ30 のベース電流50を流すことにより該トランジスタをO 40 Nして、ソース83とドレイン82との間に電流経路が できるので、大きなサージ電流55を高速で逃がすこと

【0050】しかもこのように、サージ電圧の印加直後 に微分成分による電流経路ができるため、該微分成分が 0になった後でも、高電位差になることなく、スムーズ にパンチスルーに移行し、電流が推続するので、他の回 路を保護する機能を維持することができる。

【0051】以上詳述したとおり、本発明にかかる静電

ルーによる電流でサージを逃がすので、ピンチオフ現象 が発生せず、ホットエレクトロン等により保護回路自体 が劣化するおそれはない。また、迅速かつ十分なサージ 吸収能力を有する寄生バイポーラトランジスタにより起 動するので、静電保護回路の占有面積を小さくすること ができ、集積度を高めて製造コストを低減させることが できる。さらに、MOS構造だけで構成することができ るので、製造工程が単純となる。

【0052】次に、図4ないし図7を参照しながら、本 発明の実施の形態のいくつかについて説明する。

【0053】図4は、図1に示した本発明にかかる静電 保護回路の実施の1形態を具体的に示す半導体集積回路 の部分縦断面図である。この半導体集積回路では、図1 に示すキャパシタ10をpウェル81上に形成された第 2のnMOS100を用いて実現し、また、高抵抗20 を不純物をドープしたポリシリコン配線層を用いて実現 している。このように構成された半導体集積回路は、上 述の原理に基づいて動作し、迅速かつ十分なサージ吸収 能力が得られ、高い信頼性で他の集積回路を静電破壊か ら有効に保護する。

【0054】即ち、本半導体集積回路においては、正・ 負いずれの静電放電に対してもキャパシタとしてのnM OS100がサージ電圧の立ち上がり、立ち下がりの微 分成分でpウェル81のドレイン82に対する相対的な 電位を上昇させることにより、pウェル81とドレイン 82とで構成される寄生ダイオードに順方向電流50が 流れ、この順方向電流50がソース83、pウェル81 及びドレイン82で構成される寄生バイポーラトランジ スタ30のベース電流となり、該トランジスタをONさ せ、サージ電流55を流す。

【0055】この半導体集積回路は、pウェル81に形 成されたn+不純物拡散領域86、86及びゲート84 からなるnMOS100をキャパシタ10として使用し ているので、上述の効果に加えて、静電容量をゲート8 4の面積で制御できるという効果がある。さらに、この 半導体集積回路は、不純物をドープしたポリシリコン層 でなる高抵抗20を使用しているので、寄生バイポーラ トランジスタ30のベース電流50が大きくなり、大き なサージ吸収能力を得ることができるという効果があ る。

【0056】図5は、本発明にかかる静電保護回路の実 施の他の形態を具体的に示す半導体集積回路の部分級断 面図である。ここでは、高抵抗20をp型不純物拡散領 域 (pウェル) 81′で形成しており、ポリシリコン抵 抗の場合と全く同様に寄生バイポーラトランジスタ30 のベース電流50が増大して、大きなサージ吸収能力を 得ることができる。さらに図示はしないが、本発明にか かる静電保護回路におけるキャパシタ10についても上 述のnMOS100に限るものではなく、例えば、半導 保護回路では、寄生バイボーラトランジスタとパンチス 50 体集積回路中の第1、2層配線層とこの間に介在する酸 化シリコン、窒化シリコン等の誘電体絶縁膜でキャパシ タ10を実現することも可能である。

【0056】図6は、本発明にかかる半導体集積回路の 実施の1形態を具体的に示す半導体集積回路の部分縦断 面図であり、図4に示した静電保護回路をpMOS88 及びnMOS89を含むCMOS回路の保護回路として 使用している。また図7は、図6に示す回路の等価回路 図である。このCMOS回路は、通常使用時の電位変動 が小さいため、静電放電に特に弱い回路であるが、図4 に示す静電保護回路により保護されているため、サージ 10 電圧が印加されてもその影響を受けないので、素子の劣 化・破壊不良を免れることとなる。また、CMOS構造 だけで構成されているため、低いコストで製造すること ができる。

【0057】以上、主としてnMOSで構成される半導体集積回路について説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。キャパシタ、抵抗の材料等も仕様に応じて適宜変更することができ、また、本発明にかかる静電保護回路により保護され 20 る半導体集積回路も、図6に示すCMOS回路に限られず、バイボーラ集積回路、電源回路その他が含まれる。【0058】

【発明の効果】以上詳述したとおり、本発明にかかる静 電保護回路及びこれを含む半導体集積回路は、以下の効 果を奏する。

【0059】即ち、請求項1ないし3に記載の本発明にかかる静電保護回路では、先ず、キャパシタを介して第 1導電型の半導体領域にサージ電圧が印加されるため、サージ電圧の立ち上がり・立ち下がりの微分成分で静電 30 保護回路が起動するので、早いタイミングで保護動作を開始することができる。

【0060】また、この静電保護回路は寄生バイポーラトランジスタにより起動するので、サージを逃がすための電流を大きくとることができる。

【0061】また、寄生バイポーラトランジスタとパン チスルーによる電流でサージを逃がすので、ピンチオフ 現象が発生せず、ホットエレクトロン等により保護回路 自体が劣化するおそれがないため、信頼性の高い静電保 護回路が提供される。

【0062】また、迅速かつ十分なサージ吸収能力を有する寄生バイボーラトランジスタにより起動するので、 回路の占有面積を小さくすることができ、集積度を高めて製造コストを低減させることができる。

【0063】さらに、MOS構造だけで構成することができるので、製造工程が単純となる。

【0064】次に、請求項4に記載の本発明にかかる静電保護回路では、第1導電型の半導体領域が表面に形成された第1導電型の高濃度不純物拡散領域を介してキャパシタ及び高抵抗と接続されているので、上述の効果に 50

10

加え、ウェルコンタクトにおけるオーミック抵抗を下げることができる。

【0065】次に、請求項5に記載の本発明にかかる静電保護回路では、抵抗の材料として不純物をドープしたポリシリコンを使用しているので、上述の効果に加え、寄生バイポーラトランジスタのベース電流が大きくなり、大きなサージ吸収能力を得ることができる。

【0066】次に、請求項6記載の本発明にかかる静電 保護回路では、抵抗の材料として不純物を拡散した拡散 層を使用しているので、前述のポリシリコン抵抗と同様 に寄生バイボーラトランジスタのベース電流が大きくな り、大きなサージ吸収能力を得ることができる。

【0067】次に、請求項7に記載の本発明にかかる静電保護回路では、キャパシタとして第2導電型のチャネルを有する第2のMOSを使用しているので、上述の効果に加えて、キャパシタの静電容量を該第2のMOSのゲートの面積で制御できるという効果がある。

【0068】また、請求項8に記載の本発明では、上記 効果を奏する静電保護回路が第2導電型の半導体基板の 表面に形成されたウェル上に形成できるという効果があ る。

【0069】また、請求項9に記載の本発明にかかる半 導体集積回路では、上記効果を奏する静電保護回路によ りモノリシック集積回路が保護されるので、安定して動 作する信頼性の高い半導体集積回路が提供される。

【0070】さらに、請求項10に記載の本発明にかかる半導体集積回路では、上記効果を奏する静電保護回路により、静電放電に特に弱いCMOS回路が保護されるため、安定して動作する信頼性の高い半導体集積回路が提供されるのに加え、MOS構造のみで構成することができるので、低コストの半導体集積回路が提供される。 【図面の簡単な説明】

【図1】本発明にかかる静電保護回路の動作原理を説明 するための半導体集積回路の部分断面図である。

【図2】図1に示す静電保護回路の動作原理を説明するための回路図である。即ち、図2(a)は、図1に示す静電保護回路の等価回路図であり、図2(b)は、図1に示す静電保護回路の寄生バイボーラトランジスタ30の等価回路図である。

40 【図3】本発明にかかる静電保護回路の動作時の電圧の 状態を示した簡略特性図である。即ち、図3(a)は、 高電圧側端子に正のサージ電圧が印加された場合の本発 明にかかる静電保護回路の動作時の電圧の状態を示した 簡略特性図であり、また、図3(b)は、低電圧側端子 に負のサージ電圧が印加された場合の本発明にかかる静 電保護回路の動作時の電圧の状態を示した簡略特性図で ある。

【図4】本発明にかかる静電保護回路の実施の1形態を 具体的に示す半導体集積回路の部分縦断面図である。

50 【図5】本発明にかかる静電保護回路の実施の他の形態

を具体的に示す半導体集積回路の部分縦断面図である。 【図6】本発明にかかる静電保護回路を含む半導体集積 回路の実施の1形態を具体的に示す半導体集積回路の部 分級断面図である。

11

【図7】図6に示す半導体集積回路の等価回路図であ る.

【図8】NチャネルMOSFETを使用した従来の技術 による静電保護回路のうち、パンチスルー利用型回路の 動作原理を説明するための半導体集積回路の部分断面図 である。

【図9】図8に示す半導体集積回路の等価回路図であ

【図10】図8に示す半導体集積回路の動作時の電圧の 状態を示した簡略特性図である。即ち、図10(a) は、高電圧側端子95に正のサージ電圧が印加された場 合の電圧の状態を示した簡略特性図であり、また、図1 0(b)は、低電圧側端子96に負のサージ電圧が印加 された場合の電圧の状態を示した簡略特性図である。

【図11】従来の技術による静電保護回路のうち、Nチ ャネルMOSFET動作利用型回路の動作原理を説明す 20 95 高電圧側端子 るための半導体集積回路の部分断面図である。


【図12】図11に示す半導体集積回路の等価回路図で ある。


【符号の説明】


- 10、97 キャパシタ
- 20、98 高抵抗
- 30 寄生バイポーラトランジスタ
- 50 寄生バイポーラトランジスタのベース電流


12


- 55 寄生バイポーラトランジスタのON電流
- 67 nチャネル
- 80 N型半導体基板
- 81、81' Pウェル
- 10 82 ドレイン
 - 83 ソース
 - 84 ゲート
 - 85 p+不純物拡散領域
 - 86 n'不純物拡散領域
 - 87 絶縁層
 - 88 pチャネルMOS
 - 89、90、100 nチャネルMOS
 - 91 パンチスルー電流
 - 94 p+不純物拡散領域85、85間の結線
- - 96 低電圧側端子
 - 99 nMOS90のON電流





























CLIPPEDIMAGE= JP410229132A

PAT-NO: JP410229132A

DOCUMENT-IDENTIFIER: JP 10229132 A

TITLE: ELECTROSTATIC PROTECTION CIRCUIT AND SEMICONDUCTOR

INTEGRATED CIRCUIT CONTAINING THE SAME

PUBN-DATE: August 25, 1998

INVENTOR-INFORMATION:

NAME

INOMATA, TATSUYA

ASSIGNEE-INFORMATION:

COUNTRY NAME N/A

TOSHIBA CORP

APPL-NO: JP09029328

APPL-DATE: February 13, 1997

INT-CL (IPC): H01L021/8234;H01L027/088;H01L027/04;H01L021/822

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit, having

high reliability and surge-absorption capability and containing an electrostatic protection circuit which is speedily driven against electrostatic discharge.

SOLUTION: An nMOS 90, formed of a source 83 connected to a high-voltage side

terminal 95, a gate 84 connected to a low-voltage side terminal 96 and a drain 82, is provided for the surface of a P-well 81 formed on a substrate. The P-well 81 is connected to the high-voltage side terminal 95 through a capacitor 10 and to the low-voltage side terminal 96, via a high resistance 20. The capacitor 10 raises relative potential with respect to a drain 82 of the P-well

81 with the differential component of the rise/fall of the surge voltage. Thus, a forward current 50 flows in a parasitic diode, constituted of the P-well 81 and the drain 82, and the forward current 50 becomes the base current

of a parasitic NPN bipolar transistor 30, constituted of the source 83, the P-well 81 and the drain 82. It turns on the transistor 30 and makes a surge current 55 to flow.

COPYRIGHT: (C)1998,JPO